# 1. LTPS-TFT研發潮流

# 台灣科技大學 電子系 葉文昌

Thin-film Devices Labo.

#### 課程內容

1. 前言

#### 創新

2. 薄膜電晶體與顯示器

薄膜電晶體與顯示器 MOS電晶體元件物理

## 3. 次世代LTPS-TFT之研發

矽膜之雷射退火結晶化技術介紹

結晶粒徑增大技術

横向長晶技術

次世代絕緣膜技術

#### 4. 對學生之期許

## 1. 前言

什麼是創新?

創新 ≠ 前瞻≠搞怪

推翻常識的" No.1"

# ex. 讓燈絲發光的愛迪生 提出專業晶圓代工產業模式的張忠謀 以GaN作出LED的Nakamura 確立獨自音樂風格的周杰倫 鼎泰豐

各行各業, 無論前瞻與否 創新 → 創造大產值

要能不受縛於常識,要能反向思考

什麼是非創新?

後知後覺 模仿.

無法創造新產值,所以總在思考如何降成本

ex. 國內面板廠(友達, 奇美, 華映…), 所謂的研發總是"開發日韓廠已開發完成的技術" 某面板廠副總的話: 『期待學術界幫我們降低成本』

為使經濟更上一層樓,國民思維需要大轉變, 不能只會模仿代工(友達,奇美,華映…,) 否則中國也會模仿,則在未來兩極化的世界競爭中落入被殖民群中





日美歐與台灣產業型態之比較



# 2. 薄膜電晶體與顯示器

#### TFT在面板上之應用

1. 作為畫素開關

2. 畫素之電流驅動電晶體 (電流驅動型畫素)

3. 替代周邊驅動IC

4. 替代LSI, 形成System on panel(SOP)



以TFT形成週邊驅動電路之液晶顯示器(左) 與傳統市驅動電路外接顯示器之比較







解決方法:

- 1. 使用不易受△Vth影響之驅動回路
- 2. 製造具有極高均一電性之TFT --- 後章節

2. 電流寫入類比控制(1) (Sony, 2002公開)

#### 利用Current mirror回路



【図16】

TFT125: 飽和區動作(Vds>Vgs-Vth)

$$I_{w} = \mu_{l} C_{oxl} W_{l} / 2L_{l} * (V_{gs} - V_{thl})^{2}$$

TFT122:一般為飽和區動作

$$I_{drv} = \mu_2 C_{ox2} W_2 / 2L_2 * (V_{gs} - V_{th2})^2$$

由於雨TFT在同一畫素區域中, 因此可視Vth1=Vth2, Cox1=Cox2, μ1= μ2

$$\Box > I_{drv} / I_w = (W_2 / W_1) / (L_2 / L_1)$$

$$I_{drv} \alpha I_{w}$$



以TFT形成週邊驅動電路之OLED顯示器 (NEC)



# 以TFT製作CPU,及Memory之嘗試

# LTPS-TFT 3MHz Z-80 CPU by Sharp, 2003.3



以玻璃TFT-CPU啟動舊電腦





# SEL之Z80 CPU by TFT on plastic

## SEIKO EPSON所製作在塑膠上TFT所形成之非同步CPU



(a)レーザ光の照射
(b)
図2 SUFTLA フレキシブル実装技術<sup>(3)</sup>

(b) TFT層のはく離

(c) プラスチック基板への転写



(a) フレキシブル8ビット非同期プロセッサ

写真1 今回試作した非同期プロセッサ 「ACT11」

(a) のように柔軟に曲げることができる. CPU コア部の外形寸法は12.5mm 角.約 32,000 個の TFTトランジスタによって形 成されている.500kHz のサイクル・レー トで動作させたときの消費電流は約180  $\mu$ A. (b) の PLA (programmable logic array) には約3.5K バイト相当のマイク ロ・コードを格納している.PLAのほか, データパス部、制御部、バス・インター フェース部から構成されている.



(b) チップの拡大写真



#### 写真2 非同期プロセッサの評価ボード

LCD (液晶ディスプレイ) 画面上に四つのア イコンが表示されている. それぞれ, テキ スト編集, CPUによるビット・イメージ連 続転送表示, 電卓機能, DMAC (direct memory access controller) によるビット・ イメージ連続転送表示などのデモンストレ ーションを実行する. ボード右下のボタン・ スイッチは, 左から順に[←]キー, [→]キー, [Enter]キー, [End]キー, [System Reset]キ ー, [LCD Reset]キーに相当し, 上記のアプ リケーションの選択, 各アプリケーション のカーソル位置の制御, アプリケーション の終了などの制御に用いる.

可撓之非同步CPU

# Flexible SRAM by TFT on plastic by EPSON(2005/9/29)



## Toshiba 之 input display

-- 在製作TFT array 的同時將Photo diode做進array中







Si晶圓, SOI晶圓與玻璃基板製作法之比較

Si wafer

貼合

Si晶圓



研磨

## TFT基板

玻璃基板形成

# SiO2(矽砂) → Glass

Si/SiO2薄膜沉積



Table	1.	Appr	oximate	amount	of	energy	for
manuf	act	uring	substrate	s (thickn	ess:	0.7 mm	ı).

Substrate material	Energy (kWhm <sup>-2</sup> )
Single-crystal silicon	1000
Fused quartz	700
Glass	2

Table 2. Typical amount of energy needed for major fabrication steps (substrate thickness: 0.7 mm).

Process step	Energy (kWhm <sup>-2</sup> )	
Amorphous Si thin-film	5-10	
deposition using LPCVD	5~10	
Solid-state crystallization		
of silicon thin film (600 C,	~10	
15 h)		
Excimer laser annealing	~2	
Sputter thin-film	5~10	
deposition		

TFT積體電路之製造所需能量僅為LSI之1/100

	矽晶圓	玻璃基板
基板面積	324~729cm2	4464~6716cm2
處理温度	900~1200度	最高500度(省能)
電晶體結構	bulk Si	SOI結構
	Poly gate	Metal gate(高速)
CMOS製程	不易	容易
Scaling	10n-100nm	<b>0.5</b> μ -3 μ

## MOS電晶體元件物理

FET (Field Effect Transistor) 之原理





Characterization :  $I_{D}V_{GS}$  ,  $I_{D}V_{DS}$ 

## Metal Oxide Silicon



## Metal Oxide Silicon



絕緣膜對Vt之不確定性影響: 膜中電荷+界面陷井





Drain voltage  $V_D$ 


Structure of MOS Transistor

1. Bulk MOS

2. SOI MOS (Si On Insulator)

2. TFT MOS



	Gate	
S	SiO2	D
n+	р	n+
SiO2		
Si wafer		



現今LSI

次世代 LSI

現今TFT-LCD Or TFT-OLED (LTPS)

相同結構

### LTPS-TFT結構



Mobility of Si film

1. c-Si (crystalline, 單晶)

2.a-Si (amorphous, 非晶) 3.poly-Si (polycrystalline, 多晶)



Ec Ev\_



> 500 cm2/vs

Mobility:  $< 1 \text{ cm}^2/\text{vs}$ 

10~500 cm<sup>2</sup>/vs



## loff之原因



. .

#### TFT特性變因

Ion下降: → mobility 下降 → 1. polycrystalline structure 2. SiO2/Si interface trap Ioff上昇: → Field emission current → Polycrystalline structure Vt變化: → SiO2 charge, SiO2/Si interface trap S值上升: → SiO2/Si interface trap

最關鍵技術:

1. 矽膜結晶性 2. 絕緣膜品質

# 3. 次世代LTPS-TFT之研發

LTPS-TFT未來研發重點

**1.** 矽膜結晶性 **2.** 絕緣膜品質



a)電晶體之單晶化





b)結晶粒內缺陷之降低

□〉結晶粒徑增大技術之開發(近平衡狀態下長晶)

C)結晶方位之控制(表面方位, 面內方位)



## 2. 絕緣膜品質





(a)

(b)



SOP (System on panel)

High mobility & uniformity TFT is demanded

Single grain TFT or lateral grain TFT



Following technics are demanded in ELC process

1. Grain location control

Grains can be located at the positions for TFTs

- 2. Grain size enlargement
  - Grain can surpass the channel dimension
  - Better crystallinity (equilibrium grain growth)

Fabrication methods for poly-Si film

1. Direct deposition

H-diluted PECVD, cat-CVD...  $\mu < 100 \text{ cm}^2/\text{vs}$ , (111) faced

→ Low cost, but low performance

2. Solid phase crystallization

MILC+ELA (CGS)  $\mu \sim 300 \text{cm}^2/\text{vs}$ , (110) faced

→ Applicable to 2nd generation TFT, but difficult for 3rd generation

#### 3. Laser annealing

 $\mu \sim 500 \text{cm}^2/\text{vs}$ , random faced

Applicable to 1st to 3rd generation TFT Si film on plastic is also applicable

#### 矽膜之雷射退火結晶化技術介紹

對退火光源之選擇:

1. 脈衝幅之影響

不考慮熱量外流之損失時:





→總能量E相等

矽膜溫度T<sub>si</sub>之變化:



考慮熱量外流之損失時:



輻射損失 Qr:

 $Q_r\! \propto\! t_{\text{melt}}$ 

雷射融化矽膜所需能量 I: I=E+A<sub>1</sub>√t<sub>melt</sub> + A<sub>2</sub>t<sub>melt</sub>

→ 雷射光脈衝越短, 效率越高

對於脈衝短度之限制: 矽膜表層之蒸發

2. 雷射波長λ之影響

 $I = I_0 exp(-\alpha x)$  Absorption depth  $L = 1/\alpha$ 



目前之準分子雷射光源

Wave length:

ArF: 193nm, KrF : 248nm, XeCI: 308nm, XeF: 351nm Pulse duration: 20ns ~ 50ns Energy density: 100 ~ 1000mJ/cm2 Absorption depth : ~ 10nm

TFT之矽膜厚度約50~200nm



矽膜雷射退火之結晶化機構

1. Explosive crystallization (爆炸性結晶化)

能量密度: lex~lp



2. Partially melt (部份融化)

能量密度: Ip~Im



1.表面融化 2.爆炸結晶 3.二次融化 4.長晶

### 能量密度接近Im



Lateral growth (橫向長晶)

Completely melt (完全融化)

能量密度: Im~la



1. 矽膜完全融化 2. 過冷卻

3. Homogeneous nucleation



#### TFT之移動率及其均一性



照射強度

移動率與均一性為Trade off, 第一代LTPS裡優先均一性

#### 結晶粒徑增大技術開發

### Grain size enlargement

 $\rightarrow$  elongating the melt duration

 Increasing the substrate temperature
1um/RT → 1.5um/500°C (100nm, SLG disc grain) X1.5

2) Thickening the Si film thickness

2.5um/90nm  $\rightarrow$  3.8um/181nm (RT, micro-Cz) X1.52

3) Elongating the pulse duration

2.5um/56ns → 3.5um/200ns (RT, 90~100nm, micro-Cz) X1.4

Effects in above methods are limited!

#### **Our previous works**

Photosensitive (PHRL) as underlayer with laser from rear side *W. Yeh, AMLCD 2002* 



A part of laser energy was absorbed by the PHRL to rise its temperature during laser exposure

# **Contents of this presentation:**

- 1. PHRL underlayer enhanced grain growth
- 2. Melt duration measurement of Si film by time resolved optical measurement (TROM)
- 3. Novel grain location control method

# 1. PHRL underlayer enhanced grain growth

## Sample structure & preparation



Critical laser intensity and grain size vs.  $\alpha$ 



# permissive optical microscopy image



#### *W. Yeh, AMLCD 2002*





With PHRL,  $\alpha = 12000 \text{ cm}^{-1}$ 

2. Time resolved optical measurement (TROM) system 台灣第一台,由台科電子系葉文昌團隊及機械系鄭正元團隊合作製作





#### HREC膜結構矽膜與傳統結構矽膜之TROM信號比較


# → HREC膜輔助結晶之矽膜融化時間為傳統結構矽膜之10倍, 可說明結晶粒增大10倍之理由

HREC膜結構矽膜與傳統結構矽膜之結晶性與膜中應力比較

微拉曼分析中之結晶砂光譜FWHM與Raman shift



本方式所得矽膜比傳統方式 FWHM: 6.9 → 4.3 cm-1 Raman shift 偏離量: 4.7 → 5.2 cm-1 表示結晶性得到很大改善,且膜中應力增加 → 有助於提高移動率及均一性



Lateral growth

控制結晶核發生位置

Ex. 改變雷射光強度分佈, 矽膜厚度分佈…



# Super lateral growth (1996 by J.Im, Columbia Univ.



準分子雷射誘發橫向長晶之數值模擬







結晶前方存在強過冷卻之區域 → 結晶核在此發生

### 横向長晶技術開發

# SLS (Sequential lateral solidification)

# Phase-modulated excimer-laser annealing (PMELA)



Energy gradient can be modulated by adjusting the mask-sample distance d



Fig. 1.10 SEM photograph of the film crystalllinzed by the linear phase-shift mask with  $q = 180^{\circ}$ 

### Micro-CZ法 (Ishihara et al, 2000, Delft Univ.)



Figure 1: Schematic viewgraph of  $\mu$ -Czochralski (grain-filter) process



Figure 1. SEM image of Si film after laser crystallization



2D locating of grain had achieved for the first time





# 3. Location control of lateral grain with PHRL

### **HREC(heat retained-layer enhanced crystallization)**

W. Yeh et. al. AMLCD2003



Comparison of laser-induced lateral growth methods

	New laser system	Alinment. to X'tal	Addition. photolitho.
SLS	V	V	processes
PMELA	V	V	
Micro-Cz		V	V
HREC			

### 次世代絕緣膜技術開發

#### 改善要點:

1. 膜中電荷 (cm-2)

2. SiO2/Si界面陷井密度(cm-2ev-1)

3. 阻值

4. 崩潰電場(E)

5. 介電係數

電性探討:

MOS二極結構之IV, CV特性量測

物性探討: Ex. SiO2

Ellipsometers:光學常數 FTIR:膜中鍵結 XPS:原子結合狀況 AES:原子比值 n值

Si-O, Si-H, -OH, Si-C··· Si-O, Si-O2, Si-O3, Si-O4

Si:O:N:C:H = ?, etc.



其他目前開發中之良質絕緣膜沉積技術



光氧化+PECVD by Sharp



図1 現状と本方法のゲート絶縁膜の形成方法

Fig. 1 Current process and proposed process of gate insulator formation.



図 2 光酸化/ PECVD 装置

Fig. 2 Equipment for photo oxidization and PECVD combination process.



Flat band voltage of photo oxide + PECVD Fig. 8 (TEOS+O,) stacked insulator.

[参考]



図7 光酸化+PECVD (SiH<sub>4</sub>+N<sub>2</sub>O) 積層絶縁膜の界面準位密度 Fig. 7 Interface state density of photo oxide + PECVD

(SiH<sub>4</sub>+N<sub>2</sub>O) stacked insulator.

# 對各位同學的期許

Boys be ambitious!

— 成就

Clark, William Smith

中國讀書人心態:

「十年寒窗無人問,一舉成名天下知。」

→ 中國讀書人扭曲的心態

重點是要對社會有所貢獻,而非學歷或官位

「書中自有黃金屋、書中自有顏如玉、書中自有千鍾粟」

創新才有黃金屋及千鐘粟 --- ex. Bill Gates, Nakamura Syuji, TSMC, Jay…etc. --- evanescent thing which men call fame

不要倚賴"名牌"而要培養實質內涵

LV BMW 碩博士文憑 IEEE fellow

培養價值判斷能力

沒有先入為主的情形下, 是否知道LV, BMW, 鼎泰豐的價值?

你是幾流?

### 本實驗室介紹: 薄膜元件實驗室 2003年建立



- 1. 創新
- 2. 機台創造, 製程創造

# -低成本,確保品質,製程應變力強,維修迅速

3. 不設無塵室

-提供舒適而高效率的研發環境,亦省下維持費



# 超高濃度臭氧水晶圓洗淨

# 4台高真空濺鍍機 RF-DC 3 inch 到達真空度 5 x 10<sup>-7</sup> Torr



全世界最小蒸鍍機 (Plug & play ~~)

高真空高純度鋁蒸鍍機 lh内到達9\*10<sup>-7</sup>Torr, 終極壓力 3\*10<sup>-8</sup>Torr

### MOS capacitor



满足高純度鋁之需求



# TEOS PECVD & Hot wire hydrogenator



# Excimer laser annealing system










謝謝聽講!!

## 歡迎各位前來台科本實驗室攻讀博士學位